Analyse und Optimierung von verspannten Schichten auf CMOS–Transistoren Konferenz-Paper uri icon