Für die Herstellung von integrierten Schaltung ist die Lithografie in der Halbleiterindustrie von herausragender Bedeutung und Stand der Technik. Es wird ein strahlungsempfindlicher Film, meist eine Fotolackschicht, auf dem Wafer aufgebracht, strukturiert und mit Ätzverfahren in die darunter liegende Schicht übertragen.

Eine besondere Bedeutung bei diesem Prozess hat die Positioniergenauigkeit, d.h. die Deckungsgenauigkeit (Overlay) zwischen den verschiedenen Fertigungsebenen während des Lithografie-Prozesses. Die Ursache für Overlay-Versätze sind zumeist Toleranzen der optischen Messsysteme, von Wafer und Wafer-Halterung. Bei fehlender Korrektur ergeben sich fehlerhafte integrierte Schaltkreise, resultierend aus Kurzschlüssen oder fehlenden Verbindungen innerhalb der integrierten Schaltung durch ungenaue Belichtungs- und Ätzprozesse. 

Durch die maximale Auslastung der Wafer-Fläche und der damit verbundenen Ressourcen soll ein ökonomisch und ökologisch optimales Ergebnis erreicht werden. Die bereits entwickelten Methoden und Algorithmen sind zu erweitern, anhand derer während des Lithografie-Prozesses mittels RTR-Controller Korrekturen an der Belichtungseinheit vorgenommen werden können, um die Genauigkeit des Lithografie-Prozesses zu optimieren.